Diferenças entre edições de "Streaming SIMD Extensions"

Sem alteração do tamanho ,  08h21min de 26 de setembro de 2008
m
clean up, Replaced: [[Image: → [[Imagem:
m (RAC: Categoria:Processadores -> Categoria:Microprocessadores)
m (clean up, Replaced: [[Image: → [[Imagem:)
{{fusão | SSE}}
 
[[ImageImagem:PD-20060908-SSE3-01.svg|thumb|Evolução das instruções SIMD]]
 
'''SSE''' ('''''S'''treaming [[SIMD|'''S'''IMD]] '''E'''xtensions'', inicialmente chamado '''ISSE''', de '''''I'''nternet '''S'''treaming '''S'''IMD '''E'''xtensions'') é um [[conjunto de instruções]] do tipo [[SIMD]] projetado pela [[Intel]]. O nome completo significa "Extensões SIMD para [[streaming]]". O SSE traz 70 novas instruções em relação ao conjunto de instruções anterior, do Pentium [[MMX]].
Como esses novos registradores de 128 bits são estados de programa adicionais que o [[sistema operacional]] (SO) deve preservar entre mudanças de contexto de tarefas, eles devem permanecer desabilitados até que o sistema operacional os habilite explicitamente. Isto significa que o SO deve saber como usar as instruções FXSAVE e FXRSTR, que são o par de instruções estendidas que podem, respectivamente, salvar e restaurar todos os estados dos registradores [[x87]] e SSE, de uma única vez. Este suporte foi rapidamente estendido para todos os principais sistemas operacionais para IA-32.
 
Como o SSE inclui suporte a ponto flutuante, ele tem mais usos do que o MMX, pois atualmemente as [[placa de vídeo | placas de vídeo]] podem tratar internamente todos os cálculos com inteiros. As operações SIMD inteiras ainda podem ser realizadas com 8 registradores de 64 bits do MMX. Como se sabe, os registradores MMX são obtidos renomeando-se (ou ''aliasing'') os 8 registradores da [[FPU]]. Posteriormente, no [[SSE2]], a Intel complementou o SSE com suporte a cálculos inteiros. Apesar de redundantes, as operações MMX podem ser executadas com as operações SSE, o que oferece maior desempenho em situações limitadas.
 
O primeiro [[CPU]] a ter suporte ao '''SSE''' foi o [[Pentium III]], que compartilhava recursos entre o '''SSE''' e o [[FPU]]. As aplicações eram compiladas de forma a utilizar instruções '''FPU''' e '''SSE''' em paralelo, mas os [[processador]]es Pentium III não eram capazes de operar estes dois tipos de instruções simultaneamente (num mesmo ciclo). Estas limitações reduziram a eficiência do chamado ''[[Instruction pipeline|pipelining]]'', embora os registros isolados ''XMM'' permitiam instruções ''SIMD'' e operações escalares de ponto flutuante serem misturadas mas não tão eficientes quanto o modo ''MMX/floating point''.
217 100

edições