Revisão das 11h30min de 29 de novembro de 2010 editar 194.65.229.58 (discussão) →‎Desenvolvimentos recentes ← Ver a alteração anterior		Revisão das 12h02min de 29 de novembro de 2010 editar desfazer Agiesbrecht (discussão \| contribs) Autorrevisores 14 794 edições Desfeita edição de 194.65.229.58 (d \| c) Ver a alteração posterior →
Linha 17: ==Desenvolvimentos recentes== O [[controlador de memória]], que ~~trata~~lida dacom a comunicação entre a ~~CPU~~UCP eae a RAM, foi movido para dentro do [[Die (circuito integrado)\|die]] do processador no [[AMD64]]. A [[Intel Corporation\|Intel]] também integrará o controlador de memória no ''die'' do processador a partir dos processadores baseados em sua microarquitetura [[Nehalem (microarquitetura)\|Nehalem]]. Um exemplo desta mudança é o chipset [[NVIDIA]] [[nForce3]] para sistemas [[AMD64]] num único chip. Ele combina todas as características de um [[southbridge]] normal com uma porta [[Accelerated Graphics Port\|AGP]] e conecta-se diretamente com a UCP. Em placas [[nForce4]], isto é denominado ''MCP'' ([[Media Communications Processor]]).

Northbridge: diferenças entre revisões