Diferenças entre edições de "SDRAM"

20 bytes adicionados ,  18h07min de 17 de novembro de 2013
sem resumo de edição
[[Ficheiro:DDR-SDRAM DIMM.jpg|thumb|DDR SDRAM.]]
 
'''Synchronous dynamic random access memory''' ('''SDRAM''') é uma memória de acesso dinâmico randômico ([[DRAM]]) que é sincronizada com o [[barramento]] do sistema,<ref name="Lisboa"/><ref>{{citar web |url=http://de.ufpb.br/~labteve/publi/2008_infobr.pdf |título=Uma Implementação de Hiper-Realismo Baseada em Sistema Embarcado |acessodata=15 de setembro de 2013 |formato=PDF |publicado= |páginas=2 |citação=SDRAM (Synchronous Dynamic Random Access Memory)}}</ref> ou mais precisamente, com a transição de subida do [[clock]] da [[placa-mãe]]<ref>{{citar web |url=https://www.ufersa.edu.br/portal/view/uploads/setores/145/arquivos/arq/aulas/04%20-%20Mem%C3%B3ria%20Principal_I.pdf |título=Arquitetura e Organização de Computadores |acessodata=15 de setembro de 2013 |autor=Sílvio Fernandes |formato=PDF |publicado=[[Universidade Federal Rural do Semi-Árido]] |páginas=47 |citação= }}</ref>. Permite uma operação mais justa com a [[CPU]] pois o CPU saberá exatamente quando os dados estarão disponíveis.<ref name="Lisboa"/>
 
Diferente das memórias DRAM clássicas, que possuem uma [[interface]] [[assíncrona]], e por isto respondem tão rápido quanto possível a mudanças nas entradas de controle, a SDRAM possui uma interface [[síncrona]], significando que ela espera pelo sinal do [[clock]] antes de responder às entradas de comando e é portanto sincronizada com o barramento do sistema do computador.<ref name="UTFPR to DDR4"/>
 
A mudança mais significativa, e a razão primária pela qual a SDRAM suplantou a [[RAM]] assíncrona, é o suporte a múltiplos bancos internos dentro de um chip DRAM.<ref name="UTFPR to DDR4"/> Usando uns poucos [[bit]]s de "endereço do banco" que acompanham cada comando, um segundo banco pode ser ativado e começar a ler dados enquanto a leitura do primeiro banco estiver em progresso.<ref name="UTFPR to DDR4"/> Por alternar os bancos, um dispositivo SDRAM pode manter o [[barramento]] de dados continuamente ocupado, em uma forma que a DRAM assíncrona não pode.<ref name="UTFPR to DDR4">{{citar web |url=http://pessoal.utfpr.edu.br/gortan/Arquitetura%20e%20Organiza%E7%E3o%20de%20Computadores/Transpar%EAncias/T05_RamDin%E2micas/Dynamic%20RAMs2.pdf |título=Dynamic RAMs From Asynchrounos to DDR4 |acessodata=15 de setembro de 2013 |formato=PDF |páginas=11 |língua=inglês}}</ref>
 
SDRAM é largamente usada em computadores; a partir da original SDRAM, mais gerações de DDR (ou DDR1) e então DDR2 e DDR3 entraram no mercado de massas, com a DDR4 atualmente sendo desenvolvida e prevendo-se estar disponível em 2013.<ref name="UTFPR to DDR4"/>
 
==Canalização==
O clock é usado para dirigir uma máquina interna de estado finito que [[Pipeline (hardware)|canaliza]] comandos que chegam.<ref name="UTFPR to DDR4"/> A área de armazenamento de dados é dividida em vários bancos, permitindo ao [[chip]] trabalhar em vários comandos de acesso de memória de uma vez, intercalando entre os bancos separados.<ref name="UTFPR to DDR4"/> Isto permite taxas de acesso a dados mais altas do quê as das DRAM assíncronas.<ref name="UTFPR to DDR4"/>
 
Canalizar significa que o chip pode aceitar um novo comando antes dele terminar o processamento do anterior.<ref name="UTFPR to DDR4"/> Em uma escrita canalizada, o comando de escrita pode ser imediatamente seguido por outro comando, sem esperar pela escrita dos dados na matriz de memória.<ref name="UTFPR to DDR4"/> Em uma leitura canalizada, o dado requisitado aparece após um número fixo de ciclos de clock após o comando de leitura ([[latência]]), ciclos de clock durante os quais comandos adicionais podem ser enviados.<ref name="UTFPR to DDR4"/> (Este atraso é chamado latência e é um importante parâmetro de performance a ser considerado quando se vai comprar SDRAM para um computador.)<ref name="UTFPR to DDR4"/>