Sinal de clock: diferenças entre revisões
Conteúdo apagado Conteúdo adicionado
Etiquetas: Provável parcialidade Editor Visual |
|||
Linha 8:
* MANO, Rui. [http://wwwusers.rdc.puc-rio.br/rmano/comp0clk.html Lógica Temporizada] em [[PUC-Rio]], [[21 de maio]] de [[1998]]. Acessado em [[14 de junho]] de [[2008]].
== Circuito Digital ==
Maioria dos circuitos integrados (ICs) de complexidade suficiente para utilizar um sinal de Clock, a fim de sincronizar as diferentes partes do circuito, de ciclo a uma taxa inferior do que as de pior caso atrasos de propagação interna. Em alguns casos, mais do que um ciclo de Clock é necessário para executar uma ação previsível. Como CIs-se mais complexo, o problema de fornecer Clocks precisos e sincronizados para todos os circuitos torna-se cada vez mais difícil. O exemplo mais proeminente das tais fichas de complexos é o microprocessador, o componente central de computadores modernos, que se baseia em um relógio a partir de um oscilador de cristal. As únicas exceções são os circuitos assíncronos, tais como CPUs assíncronas.
Um sinal de Clock também pode ser fechado, ou seja, combinado com um sinal de controlo, que ativa ou desativa o sinal de relógio para uma determinada parte de um circuito. Esta técnica é frequentemente usada para economizar energia efetivamente desligar partes de um circuito digital, quando não estão em uso, mas tem um custo de maior complexidade na análise de timing.
== Single-phase Clock (Uma fase clock) ==
A maioria dos circuitos síncronos modernos usam apenas um "Clock monofásico"- em outras palavras, eles transmitem todos os sinais de Clock em (efetivamente) 1 fio.
== Two-phase clock (duas fases de clock) ==
Em circuitos síncronos, um "Clock de duas fases" refere-se a sinais de Clock distribuídos em 2 fios, cada um com pulsos não sobrepostos. Tradicionalmente, um fio é chamada "fase 1" ou "phi1", o outro fio carrega a "fase 2" ou o sinal de "phi2".
MOS ICs tipicamente usados sinais de Clock duplos (um Clock de duas fases) na década de 1970. Estes foram gerados externamente para ambos os 6800 e 8080 microprocessadores. A próxima geração de microprocessadores incorporados a geração Clock no chip. O 8080 tinha um Clock de 2 MHz, mas o rendimento de processamento foi semelhante ao de 1 MHz 6800. 8080 O exigem mais ciclos de Clock para executar uma instrução do processador. O 6800 tinha um clock mínima de 100 kHz, enquanto o 8080 poderia ser interrompida. Versões de maior velocidade de ambos os microprocessadores foram liberados em 1976.
A 6501 necessário um gerador de Clock de 2-fase externa. A MOS Technology 6502 usou a mesma lógica de 2 fases internamente, mas também incluiu um gerador de clock de duas fases on-chip, por isso só precisava de uma única entrada de clock fase, simplificando o projeto do sistema.
== Clock de 4 fases ==
A "Clock de 4 fases" tem sinais de relógio distribuídos em 4 fios (lógica de quatro fases).
Em alguns microprocessadores precoces, tais como a família National Semiconductor PIM-16, foi utilizado um relógio de multi-fase. No caso de o PIM-16, o relógio tinha quatro fases, cada uma com 90 graus entre si, a fim de sincronizar as operações do núcleo do processador e dos seus periféricos.
Alguns CIs usar a lógica de quatro fases. Tecnologia Fast14 da Intrinsity usa um Clock multi-fase.
A maioria dos microprocessadores e microcontroladores modernos usam um Clock de fase única, no entanto.
== Multiplicador de Clock ==
Muitos microcomputadores modernos utilizam um "multiplicador de Clock", que multiplica um Clock externo de frequência inferior à frequência de relógio do microprocessador adequado. Isso permite que a CPU para operar em uma freqüência muito maior do que o resto do computador, o que proporciona ganhos de desempenho em situações em que a CPU não precisa esperar de um fator externo (como memória ou entrada / saída).
== Mudança de freqüência dinâmica ==
A grande maioria dos dispositivos digitais não exigem um Clock em, uma frequência constante fixa. Enquanto os tempos mínimos e máximo de clock são respeitados, o tempo entre as bordas do relógio pode variar muito de uma ponta a outra e vice-versa. Tais dispositivos digitais funcionam tão bem com um gerador de Clock que muda dinamicamente sua frequência, tais como geração de Clock de espalhamento espectral, escala de freqüência dinâmica, PowerNow!, Cool'n'Quiet, SpeedStep, etc Dispositivos que usam a lógica estática nem sequer ter um tempo máximo de Clock; tais dispositivos pode ser retardado e fez uma pausa por tempo indeterminado, em seguida, retomou a velocidade de relógio completo, em qualquer momento posterior.
== Outros Circuitos ==
Alguns circuitos de sinal muito sensíveis, como a precisão de analógico para digital, conversores usam ondas senoidais em vez de ondas quadradas como os seus sinais de Clock, porque as ondas quadradas contêm harmônicos de alta freqüência que podem interferir com os circuitos analógicos e causar ruído. Esses relógios de onda senoidal são frequentemente sinais de diferencial, porque este tipo de sinal tem o dobro da taxa de variação e, portanto, a metade do tempo de incerteza, de um sinal de terminação única com a mesma faixa de tensão. Sinais diferenciais irradia menos fraco do que uma única linha. Alternativamente, uma única linha blindado por linhas de energia e de terra pode ser utilizado.
Em circuitos CMOS, capacitâncias de porta são carregadas e descarregadas continuamente. Um capacitor não dissipa energia, mas energia é desperdiçada nos transistores de condução. Em computação reversível, indutores pode ser utilizada para armazenar a energia e reduzir a perda de energia, mas tendem a ser bastante grande. Alternativamente, usando um Clock de onda senoidal, CMOS portas de transmissão e técnicas de poupança de energia, os requisitos de energia pode ser reduzido.
{{esboço-hardware}}
| |||