Arquitetura MIPS: diferenças entre revisões
Conteúdo apagado Conteúdo adicionado
m corrigindo uso de "cujo"/"cuja"; ajuste(s) utilizando AWB |
|||
Linha 1:
{{Em tradução|data=Março de 2008}}
'''MIPS''', acrônimo para '''M'''icroprocessor without '''i'''nterlocked '''p'''ipeline '''s'''tages (microprocessador sem estágios interligados de pipeline - não confundir com o outros significados de "[[MIPS]]"), é uma arquitetura de [[microprocessador
Em meados de 1990s estimou-se que um em cada três microprocessadores RISC era MIPS.
Linha 13:
== Arquitetura ==
A primeiras versões das CPU's MIPS eram de 32-bits, mas as mais recentes tornaram-se 64-bits. Existem 5 versões da implementação MIPS, compatíveis entre si, chamadas MIPS I, MIPS II, MIPS III, MIPS IV, e MIPS 32/64. O mais recente, MIPS 32/64 de liberação 2, define um registrador de controle ajustado assim como o conjunto de instruções.
* Diversas extensões “add-on” estão também disponíveis, incluindo MIPS-3D que é um conjunto simples das instruções ponto-flutuante SIMD dedicadas às tarefas 3D comuns;
Linha 280:
lwcz $1.100 ($2) carrega uma palavra ao coprocessor de “z” (“z” é o número do coprocessor)
Anotar que não há nenhuma da “instrução imediata correspondente carga mais baixo”; isto pode ser feito usando o addi (adicionar imediato, vêem abaixo) ou o ori (ou imediato) com o registo $0 (cujo
=== Registar às instruções de transferência da memória ===
Linha 316:
{{Referências}}
==
* [http://websimple.ath.cx Simulador de Pipeline Online]
* [http://pages.cs.wisc.edu/~larus/spim.html Simulador de MIPS32]
| |||