Pipeline (hardware): diferenças entre revisões
Conteúdo apagado Conteúdo adicionado
Editei anteriormente ,e corrigi alguns erros que tinha cometido. |
A edição foi feita seguindo diversas pesquisas em livros sobre o tal assunto. |
||
Linha 16:
== Uso real ==
Algumas CPUs incluem conceitos muito mais avançados de pipeline
* Pré-decodificação: a CPU pode iniciar a decodificação de diversas instruções ([[Computação paralela|paralelamente]]) e antes do momento das mesmas serem executadas.
* Execução fora-de-sequência: algumas CPUs podem além de pré-decodificar, executar previamente um determinado número de instruções. Numa etapa posterior, a ordem de execução é verificada e os resultados das operações são consolidados na sua ordem correta.<ref>http://www.csee.umbc.edu/~squire/cs411_l19.html</ref>
| |||