Diferenças entre edições de "SDRAM"

324 bytes removidos ,  13h53min de 23 de outubro de 2017
m
sem resumo de edição
(Atualização sobre lançamento da DDR4.)
m
Etiquetas: Editor Visual Remoção considerável de conteúdo
A mudança mais significativa, e a razão primária pela qual a SDRAM suplantou a [[RAM]] assíncrona, é o suporte a múltiplos bancos internos dentro de um chip DRAM.<ref name="UTFPR to DDR4"/> Usando uns poucos [[bit]]s de "endereço do banco" que acompanham cada comando, um segundo banco pode ser ativado e começar a ler dados enquanto a leitura do primeiro banco estiver em progresso.<ref name="UTFPR to DDR4"/> Por alternar os bancos, um dispositivo SDRAM pode manter o [[barramento]] de dados continuamente ocupado, em uma forma que a DRAM assíncrona não pode.<ref name="UTFPR to DDR4">{{citar web |url=http://pessoal.utfpr.edu.br/gortan/Arquitetura%20e%20Organiza%E7%E3o%20de%20Computadores/Transpar%EAncias/T05_RamDin%E2micas/Dynamic%20RAMs2.pdf |título=Dynamic RAMs From Asynchrounos to DDR4 |acessodata=15 de setembro de 2013 |formato=PDF |páginas=11 |língua=inglês}}</ref>
 
== Canalização vai pesquisar a outro lado ==
SDRAM é largamente usada em computadores desde a SDRAM original. Gerações posteriores de DDR (ou DDR1), [[DDR2 SDRAM|'''DDR2''']] e '''[[DDR3 SDRAM|DDR3]]''' entraram no mercado, com a DDR4 sendo a versão atual suportada por processadores a partir do [[Haswell (microarquitetura)|Haswell-E]] (2014) e [[Ryzen]] (2017).<ref name="UTFPR to DDR4"/>
 
== Canalização ==
O clock é usado para dirigir uma máquina interna de estado finito que [[Pipeline (hardware)|canaliza]] comandos que chegam.<ref name="UTFPR to DDR4"/> A área de armazenamento de dados é dividida em vários bancos, permitindo ao [[chip]] trabalhar em vários comandos de acesso de memória de uma vez, intercalando entre os bancos separados.<ref name="UTFPR to DDR4"/> Isto permite taxas de acesso a dados mais altas do quê as das DRAM assíncronas.<ref name="UTFPR to DDR4"/>
 
1

edição