Diferenças entre edições de "SDRAM"

40 bytes adicionados ,  19h34min de 19 de maio de 2019
Resgatando 0 fontes e marcando 1 como inativas. #IABot (v2.0beta14)
m
(Resgatando 0 fontes e marcando 1 como inativas. #IABot (v2.0beta14))
Diferente das memórias DRAM clássicas, que possuem uma [[interface]] [[assíncrona]], e por isto respondem tão rápido quanto possível a mudanças nas entradas de controle, a SDRAM possui uma interface [[síncrona]], significando que ela espera pelo sinal do [[clock]] antes de responder às entradas de comando e é portanto sincronizada com o barramento do sistema do computador.<ref name="UTFPR to DDR4"/>
 
A mudança mais significativa, e a razão primária pela qual a SDRAM suplantou a [[RAM]] assíncrona, é o suporte a múltiplos bancos internos dentro de um chip DRAM.<ref name="UTFPR to DDR4"/> Usando uns poucos [[bit]]s de "endereço do banco" que acompanham cada comando, um segundo banco pode ser ativado e começar a ler dados enquanto a leitura do primeiro banco estiver em progresso.<ref name="UTFPR to DDR4"/> Por alternar os bancos, um dispositivo SDRAM pode manter o [[barramento]] de dados continuamente ocupado, em uma forma que a DRAM assíncrona não pode.<ref name="UTFPR to DDR4">{{citar web |url=http://pessoal.utfpr.edu.br/gortan/Arquitetura%20e%20Organiza%E7%E3o%20de%20Computadores/Transpar%EAncias/T05_RamDin%E2micas/Dynamic%20RAMs2.pdf |título=Dynamic RAMs From Asynchrounos to DDR4 |acessodata=15 de setembro de 2013 |formato=PDF |páginas=11 |língua=inglês }}{{Ligação inativa|1={{subst:DATA}} }}</ref>
 
SDRAM é largamente usada em computadores; a partir da original SDRAM, mais gerações de DDR (ou DDR1) e então [[DDR2 SDRAM|'''DDR2''']], '''[[DDR3 SDRAM|DDR3]]''' e [[DDR4 SDRAM|'''DDR4''']] entraram no mercado de massas, com a DDR5 atualmente sendo desenvolvida e prevendo-se estar disponível em 2022.<ref name="UTFPR to DDR4"/>
230 298

edições