PCI Express: diferenças entre revisões
Conteúdo apagado Conteúdo adicionado
m (GR) File renamed: File:PCI-Express-graphics-board.jpg → File:Gigabyte GV-NX62TC256D8 Rev 1.0.jpg File renaming criterion #2: To change from a meaningless or ambiguous name to a name that describes w... |
|||
Linha 148:
PCIe implementa dividir transações (operações com pedido e resposta separados por tempo), permitindo a ligação para o transporte de outros veículos, enquanto o dispositivo alvo recolhe dados para a resposta.
PCI Express utiliza credit-based para controlo de fluxo. Neste esquema, um dispositivo publicita um montante inicial de crédito para cada um dos buffers receber no seu Transaction
Primeira - geração PCIe é freqüentemente citado para apoiar uma taxa de transferência de dados de 250 MB/seg em cada sentido, por (x1) lane. Este valor é o cálculo da taxa física sinalizadoras (2,5 Gbaud) dividida pela codificação overhead (10 bits por byte). Isto significa que em uma PCIe (x16) lane, teoricamente seria capaz de transferir dados a 250MB/seg * 16 = 4 GB/seg em cada sentido. Enquanto isto é correto em termos de bytes, cálculos mais significativos, será baseada em dados utilizáveis pela taxa de carga útil, o que depende do perfil do tráfego, que é uma função do alto nível (software) e a aplicação que protocola os níveis intermediários.
Linha 155:
Surgiram normas para várias comunicações de banda larga baseados em arquitetura serial. Estes incluem, mas não estão limitados, a HyperTransport, InfiniBand, RapidIO, e StarFabric.
Essencialmente, as diferenças são baseadas em que as implicações entre a flexibilidade e a extensibilidade vs latência em gerais. Um exemplo deste tipo de troca é complexa, cabeçalho acrescentando informações transmitidas a um pacote para permitir um complexo roteamento.
== Status ==
|