Revisão das 14h59min de 4 de fevereiro de 2019 editar Brenzio (discussão \| contribs) 6 670 edições m Etiqueta: Editor Visual ← Ver a alteração anterior		Revisão das 14h34min de 8 de fevereiro de 2019 editar desfazer Andrematosdesousa (discussão \| contribs) 2 edições m Atualização do artigo. Etiqueta: Editor Visual Ver a alteração posterior →
Linha 7: A mudança mais significativa, e a razão primária pela qual a SDRAM suplantou a [[RAM]] assíncrona, é o suporte a múltiplos bancos internos dentro de um chip DRAM.<ref name="UTFPR to DDR4"/> Usando uns poucos [[bit]]s de "endereço do banco" que acompanham cada comando, um segundo banco pode ser ativado e começar a ler dados enquanto a leitura do primeiro banco estiver em progresso.<ref name="UTFPR to DDR4"/> Por alternar os bancos, um dispositivo SDRAM pode manter o [[barramento]] de dados continuamente ocupado, em uma forma que a DRAM assíncrona não pode.<ref name="UTFPR to DDR4">{{citar web \|url=http://pessoal.utfpr.edu.br/gortan/Arquitetura%20e%20Organiza%E7%E3o%20de%20Computadores/Transpar%EAncias/T05_RamDin%E2micas/Dynamic%20RAMs2.pdf \|título=Dynamic RAMs From Asynchrounos to DDR4 \|acessodata=15 de setembro de 2013 \|formato=PDF \|páginas=11 \|língua=inglês}}</ref> SDRAM é largamente usada em computadores; a partir da original SDRAM, mais gerações de DDR (ou DDR1) e então [[DDR2 SDRAM\|'''DDR2''']] e, '''[[DDR3 SDRAM\|DDR3]]''' e [[DDR4 SDRAM\|DDR4]] entraram no mercado de massas, com a ~~DDR4~~DDR5 atualmente sendo desenvolvida e prevendo-se estar disponível em ~~2013~~2022.<ref name="UTFPR to DDR4"/> == Canalização ==

SDRAM: diferenças entre revisões